Taifatech/Hardware の履歴(No.8)

Taifatech TF-530

CONTENTS

Firmware up date
TVチューナ
TF-530の検討
8051というCPU

REFERENCES

Taifatech
haneWin DHCP Server
VLC←PCを使うときの受信アプリ

Firmware up date†

haneWin DHCP Serverを母艦にインストールしてBOOTP/TFTPサーバを作る。
IP ADDR 192.168.0.121

netmask 255.255.255.0

gateway
- 母艦のfirewallは無効化すること。

TX，RXともに1.05dになった

httpd復活
- User ID: user
- Password: 0000
- チャネルを変えられる
- スキャンボタンを押すと30秒程度で処理完了

MPEG4 256K QSIF
- TV画面の中央に窓がでて，小さい映像が映る。
- 動きがあるとブロックノイズが分かる。
- QSIFで512Kにするとちょうどいいかも。
MPEG4 512K SIF
- フルサイズ。
- フレームドロップが目立つ。
- 動きがあるとブロックノイズがひどい。
MPEG4 700K SIF
- 多少フレームドロップしている。
- 動きがあるとブロックノイズが分かる。
MPEG4 1M HALF D1
- 動きがなければきれい。
- TVとして実用的なのはこの辺から。
MPEG4 1M D1
- たまに映像がストールする。
- フレームドロップがあある。
- これはだめでしょう。
MPEG4 2M D1
- 注意して見なければ劣化が分からない。
- シーンチェンジの後でブロックノイズが確認できる。
MPEG4 3M D1
- 十分きれい。
- シーンチェンジの直後に注意してみるとブロックノイズがある。
MPEG4 4M D1
- 手元のテレビでは3Mとの違いはほとんど分からない。
MPEG4 6M D1
- 無駄に高ビットレートなだけなきがする。

↑

TVチューナ†

スキャンに3分くらいかかる。
ビデオADCの入口(SAA7173の116ピン)波形

↑

TF-530の検討†

仕様書
TF-530.pdf
TF-530のLSIの仕様書だから、装置がどうなってるのかは不明(金子)
- Web Server Controller
  - 8bitのCPUコア(8051かな?)
  - 16KBの内蔵SRAM。送受信パケットとワークエリアに使う。あと、外付けのROMのミラー用。
  - 外付けのROM, RAM容量は、それぞれ2MB。(2Mバイトか2Mビットか?・・・たぶんバイト)
  - アドレスは0x000000～0x1fffffなんだけど、オンチップSRAMが128KBあるので、0x020000～0x1fffffが使える。
  - 8ビットまたは16ビット幅の外部バスを持っている。
  - 16ビットバスでは、ビッグエンディアンもリトルエンディアンもサポートする。
  - external Extended IO #0だけしか使えなくなる。
  - extended IOは、ready-controlとwait-stateをサポートする。
  - ready-controlは、周辺機器がACKを返す間、read/writeをする。
  - wait-stateは、read, write, waitステートを遷移して、自ら終了する。
  - 外部IO空間は、64KBの整数倍で可変。
  - デフォルトでは、#0も#1も64KB。
  - デフォルトの#0のアドレスは0x1e0000～0x1effff
  - デフォルトの#1のアドレスは0x1f0000～0x1fffff

Network Interface

MIIの10/100Mbps MACを持つ。

参考->http://www.jp.netbsd.org/ja/Hardware/mii.html

MII、つまりメディア独立インターフェース (Media Independent Interface)とは、
ネットワーク・インターフェース・コントローラーを物理メディア・インターフェース
(PHY, Phisical Media Interface) に接続するための標準バスです。 
PHYは普通はネットワーク・インターフェース・カードに内蔵されていますが、
外付けPHYを接続するためのMIIコネクターのあるカードもあります。

全二重のIEEE802.3xフロー制御をサポートします。
半二重の衝突制御をサポートします。

CPU/Video/Lan/WLAN Hybrid Switch
- 4ポートのパケットスイッチが入っている。
- 共有メモリで出来ている。
- 32KBのパケットバッファ
- 512バイト毎に区切られている。
- バッファの利用効率を高めるため、必要なブロックを割り当てる。
- パケットドロップスレッショルドがある。
- このスイッチは、到来パケットの宛先ポートを決める。
- アルゴリズムはLayer2フィルタリング

WLAN to LAN Bridging Engine
- 802.11と802.3とのフォーマット変換

PC Card Interface Controller
- PCMCIA, CardBus, Mini-PCIをサポート
- dedicated processerがPCICのリソースとPCカードにアクセスする。
- 初期化時は、Web Server ControllerがPCICのリソースにアクセスできる。
- Web Server Controllerのファームがロードされると、dedicated processerに交代する。
- idle state時はWeb Server Conterllerからアクセスできる。

Streaming Video Interface
- 外部のJPEG, MPEGエンコーダ、デコーダを使う
- TSやPSなどのストリーミングビデオを802.3や802.11にしてスイッチに投げる
- LAN, WLANパケットをハードウエアデコーダに送るときは、パケットヘッダを取り除く。
- 取り除くサイズは最大64バイトである。
- 最初のバイトは、スイッチの宛先ポートである。

回路図を入手(金子)
cir-tx.pdf
送信機は、VW2010のエンコーダブロックのMultiplexer Interfaceから出てくる8ビットパラレルをEtherヘッダ付けてスイッチに送る構成のよう。
cir-rx.pdf
受信機は、VW2010のデコーダブロックのDemultiplexer InterfaceにTSを入れている。
Multiplexer / Demultiplexer Interfaceを使うのは、SDKのファームでOKなのだろうか?
ROM2Mバイト、SRAM128Kバイト(金子)
- でも、回路図中の表記ではROM128Kになってる?(金子)
とてもLinuxは載りそうにないなぁ(金子)
ITRONあたりなら載るか?(金子)
ITRONにしたらVWEBのSDK無しでVW2010を制御できるか?(金子)
- SDKなしでVW2010を制御するばあい、IOCTLを発行しているクラスを解析してVW2010との通信を自前で書く。/h/
VWEBファームのダウンロードからして大変そうだ。(金子)
- ファームウェアのサイズいくつか知ってますか？
  - sreで1Mぐらい。
だいいちこのCPUに乗るOSってあるの？

↑

8051というCPU†

思った以上に小さいCPU
開発環境
- http://www.keil.com/c51/
- http://sdcc.sourceforge.net/
CPUコアとしてIPで出回り、各LSIメーカから手を変え品を変え出ている。
- TF-530もそのうちのひとつ
- Philipsで言うと
  ps-arch.pdf
  
  ps-soft.pdf
  
  ps-hard.pdf

IP ADDR	192.168.0.121
netmask	255.255.255.0
gateway